同步和異步時(shí)序電路都是使用反饋來產(chǎn)生下一代輸出的時(shí)序電路。根據(jù)這種反饋的類型，可以區(qū)分這兩種電路。時(shí)序電路的輸出取決于當(dāng)前和過去的輸入。時(shí)序電路分為同步時(shí)序電路和異步時(shí)序電路是根據(jù)它們的觸發(fā)器來完成的。在同步時(shí)序電路中，所有狀態(tài)變量的變化與通用時(shí)鐘信號(hào)同步。相反，在異步時(shí)序電路中，所有狀態(tài)變量的變化都是異步的，可能隨時(shí)變化。

　一、什么是同步時(shí)序電路？

　如果時(shí)序電路的所有輸出都隨著時(shí)鐘信號(hào)的有效轉(zhuǎn)換而變化，則這種時(shí)序電路稱為同步時(shí)序電路。因此，同步時(shí)序電路的所有輸出同時(shí)變化。因此，同步時(shí)序電路的輸出僅與通用時(shí)鐘信號(hào)的上升沿或下降沿同步。

　同步時(shí)序電路更可靠，因?yàn)樗鼈兊霓D(zhuǎn)換狀態(tài)總是可以預(yù)測(cè)的。然而，由于時(shí)鐘信號(hào)到達(dá)電路所有元件的傳播延遲，同步時(shí)序電路的運(yùn)行速度較慢。同步時(shí)序電路廣泛用于計(jì)數(shù)器、移位寄存器、存儲(chǔ)單元等。

　二、什么是異步時(shí)序電路？

　如果時(shí)序電路的部分或全部輸出相對(duì)于時(shí)鐘信號(hào)的有效轉(zhuǎn)換不發(fā)生變化，則這種類型的時(shí)序電路稱為異步時(shí)序電路。因此，異步時(shí)序電路的所有輸出不會(huì)同時(shí)改變。因此，異步時(shí)序電路的大部分輸出與通用時(shí)鐘信號(hào)的上升沿或下降沿都不同步。

　在異步時(shí)序電路中，沒有時(shí)鐘信號(hào)，只有輸入線可用。因此，異步時(shí)序電路是輸入驅(qū)動(dòng)電路，即輸出變量的狀態(tài)直接響應(yīng)輸入變量的變化而變化。此外，由于輸入到達(dá)之間的時(shí)間差，異步電路可能會(huì)進(jìn)入錯(cuò)誤狀態(tài)。這種情況稱為競(jìng)爭(zhēng)條件。這使得異步時(shí)序電路不太可靠。

　三、強(qiáng)調(diào)同步和異步時(shí)序電路之間的所有重要區(qū)別

　定義：

?。?）同步時(shí)序電路是數(shù)字時(shí)序電路，其中對(duì)下一代輸出的輸入的反饋由時(shí)鐘信號(hào)控制。

?。?）異步時(shí)序電路是數(shù)字時(shí)序電路，其中對(duì)下一代輸出的輸入的反饋不受時(shí)鐘信號(hào)控制。

　內(nèi)存單元：

?。?）在同步時(shí)序電路中，用于治理的存儲(chǔ)單元是時(shí)鐘觸發(fā)器。

?。?）在異步時(shí)序電路的情況下，不帶時(shí)鐘的觸發(fā)器或時(shí)間延遲用作存儲(chǔ)元件。

　狀態(tài)：

　（1）同步時(shí)序電路的狀態(tài)總是可預(yù)測(cè)的，因此是可靠的。

?。?）由于輸入到達(dá)之間的時(shí)間差，異步電路有可能進(jìn)入錯(cuò)誤狀態(tài)。這稱為競(jìng)爭(zhēng)條件。

　復(fù)雜：

?。?）同步時(shí)序電路設(shè)計(jì)簡(jiǎn)單

　（2）邏輯門之間反饋的存在會(huì)導(dǎo)致不穩(wěn)定問題，從而使異步時(shí)序電路的設(shè)計(jì)變得困難。

　表現(xiàn)：

　（1）由于時(shí)鐘信號(hào)到達(dá)電路所有元件的傳播延遲，同步時(shí)序電路的運(yùn)行速度較慢

?。?）由于沒有時(shí)鐘信號(hào)延遲，因此與同步時(shí)序電路相比速度更快

　例子：

　（1）同步電路用于計(jì)數(shù)器、移位寄存器、存儲(chǔ)單元。

?。?）異步電路用于低功耗和高速操作，例如簡(jiǎn)單的微處理器、數(shù)字信號(hào)處理單元以及用于電子郵件應(yīng)用程序、互聯(lián)網(wǎng)訪問和網(wǎng)絡(luò)的通信系統(tǒng)。

　同步時(shí)序電路是數(shù)字時(shí)序電路，其中對(duì)下一代輸出的輸入的反饋受通用時(shí)鐘信號(hào)控制，而異步時(shí)序電路是數(shù)字時(shí)序電路，其中對(duì)下一代輸出的輸入的反饋不受通用時(shí)鐘信號(hào)控制。